ITEM METADATA RECORD
Title: Fabrication and Characterization of SOI Multi Gate Field Effect Transistors with High-K Dielectrics and Metal Gates (Fabricatie en karakterisatie van SOI multiple gate veldeffecttransistoren met high-k poortdielectrica en metaalpoorten)
Other Titles: Fabrication and Characterization of SOI Multi Gate Field Effect Transistors with High-K Dielectrics and Metal Gates
Authors: Ferain, Isabelle; S0165912
Issue Date: 5-Dec-2008
Abstract: Er wordt een voortdurende inspanning geleverd om de afmetingen van transistoren te verkleinen en zo hun integratiedichtheid te verbeteren. Hierbij is het belangrijk dat de productiekosten zo laag mogelijk blijven. Echter, door deze verkleining zijn sommige parasitaire effecten dominant geworden en de performantie verbetering ligt dan ook lager dan wat verwacht wordt. In deze thesis zullen twee problemen, inherent aan de transistorverkleining, besproken worden: het gebruik van zeer korte kanalen brengt een verlies aan elektrostatische controle van de poortelektrode over de inversielaag in het kanaal met zich mee. Dit wordt ook 'Drain Induced Barrier Lowering' genoemd en leidt tot het 'Korte Kanaal Effect' (KKE). Daarnaast bereikt de dikte van het poortdiëlektricum stilaan de limiet van enkele atoomlagen en dit veroorzaakt een dramatische toename in de tunnel lekstroom. In deze context kunnen nieuwe architecturen zoals de 'Multiple-Gate FET' (MuGFET) helpen om de strenge eisen die gesteldworden aan de dikte van high-k diëlektrica te verlichten. In deze transistoren kan een betere elektrostatische controle verkregen worden door een dun silicium kanaal te omsluiten door twee of meer poortelektrodes. Een significante reductie van het KKE kan bereikt worden door het verminderen van de afstand tussen de poortelektrodes (d.w.z. door het verdunnen van de silicium film). Op deze manier is een aanzienlijke verdunning van het poortdiëlektricum niet meer nodig. Dit proefschrift behandelt de fabricatievan poortelektroden met high-k diëlektrica en metaal en de karakterisering ervan in fully depleted triple-gate FETs, gemaakt in Silicon-On-Insulator (SOI) substraten. Het doel is om te bepalen in welke mate de integratie van deze poortelektroden een impact kan hebben op de werkfunctie van triple-gate FETs. Voor de werkfunctie extractie werd een nieuwe methode ontwikkeld, welke in staat is om gelijktijdig rekening te houden met de aanwezigheid van high-k diëlektrica en het ontbreken van een substraatcontact, typisch voor SOI transistoren. Hiervoor werd aangetoond dat de afhankelijkheid van de MOSFET bandenstructuur en de tunnel lekstroom universeel is. Daarnaast werden verschillende methoden voorgesteld en geanalyseerd om de werkfunctie in triple-gate FETs te controleren en af te stellen. In een laatste deel werden de gevolgen bestudeerd van de spanning, veroorzaakt door de poortelektrode, op de prestaties van een geïsoleerde triple-gate FET.
URI: 
Publication status: published
KU Leuven publication type: TH
Appears in Collections:Electrical Engineering - miscellaneous

Files in This Item:
File Description Status SizeFormat
PhD-Isabelle Ferain.pdf Published 3502KbAdobe PDFView/Open

These files are only available to some KU Leuven staff members

 


All items in Lirias are protected by copyright, with all rights reserved.