ITEM METADATA RECORD
Title: Charge Carrier Mobility for Advanced High-k/Metal Gate MOSFET in CMOS Technology: An Experimental Study Ladingdragersmobiliteit voor geavanceerde MOSFET's met hoge-k dielectrica en metaal gate technologie: een experimentele studie)
Other Titles: Charge Carrier Mobility for Advanced High-k/Metal Gate MOSFET in CMOS Technology: An Experimental Study
Authors: Trojman, Lionel; S0160514
Issue Date: 24-Nov-2009
Abstract: Hafnium gebaseerde dielectrica met hoge permittiviteit zijn vandaag het meest aangewezen materiaal om SiO2 te vervangen voor de schaling van de gate stack in moderne CMOS technologieën voor effectieve oxidediktes (EO T) beneden 1 nm. Maar de implementatie van deze dielectrica gaat gepaard met belangrijke problemen aangaande de mobiliteit, betrouwbaarheid en elektr ische en materiaal instabiliteiten, veroorzaakt door opladingseffecten t en gevolge van de aanwezigheid van defecten in de dielectrica. Het werk dat in dit proefschrift wordt gerapporteerd heeft als bedoeling om op verschillende manieren bij te dragen tot de vooruitgang van het o nderzoek op het gebied van kwaliteit van en defecten in de gate dielectr ica. Het uiteindelijke doel van dit werk is om te trachten een antwoord te bieden op de volgende fundamentele vraag: Hebben de hoge-k dielectrica een negatieve impact op de performantie van de transistoren bij de normale werkingscondities? Om het antwoord op deze vraag te vinden werden verschillende aspecten on derzocht en ontwikkeld. Er werd een nieuwe geavanceerde RFCV techniek on twikkeld die toelaat om de mobiliteit en ladingdragerssnelheid te bepale n op sub-1nm transistoren in de aanwezigheid van hoge gate lekstromen, e n onder lage en hoge laterale velden. De op die manier geëxtraheerde mob iliteit werd gebruikt als instrument om de impact van verschillende gate stack processtappen en mo dules op de kwaliteit van het dielectricum te bestuderen. Transistoren g efabriceerd op verschillende Si-substraat oriëntatie werden bestudeerd om de verschillende verstrooiingsmechanismen in het si licium te begrijpen en hun afhankelijkheid van de defecten in de hoge-k materialen. Ook de relevantie van mobiliteit en het belang van de verzad igingssnelheid van de ladingdragers voor de ultieme performantie van kor te kanaal MOSFET's met hoge-k dielecrica werden behandeld. In een eerste deel werden verschillende procesmodules om de transistoren met hoge-k dielectrica te fabriceren bestudeerd. Enerzijds werd een proc esmodule met een laag thermisch budget voor een gate stack bestaande uit een interface laag(IL)/HfO2/TaN/TiN gate stack beschouwd. Anderzijds werd een module met een hoog thermisch budget en m et een gate stack bestaande uit IL/HfSiON/FuSi (Fully silicided gate) be schouwd. Onafhankelijk van welk proces integratieschema of welk thermisc h budget werd gebruikt kon telkens een 0.8nm EOT transistor worden aange toond, weliswaar met een gereduceerde piekmobiliteit van ongeveer 150cm2 /Vs. Voor sub-1nm EOT n-MOS transistoren, een gebrek aan controle van de kwaliteit van het grensvlak en van de nitridatie van het dielectricum worden beschouwd als belangrij ke factoren die de verstrooiing door `Remote Coulomb Scattering' (RCS) v erhogen en dus de mobiliteit beperken. In dit proefschrift wordt ook het effect van de Si-(110) substraat oriën tatie op de mobiliteit bestudeerd voor transistoren met een IL/HfSiON/Ti N/Poly-Si gate stack, gefabriceerd met een hoog thermisch budget. Gebruikmakend van RF split-CV methode werd er aan getoond dat de mobiliteit kan verbeterd worden met een factor 3 voor p-M OSFET's met EOT = 1nm, en dit zonder de procescomplexiteit te verhogen. Deze mobiliteitsverbetering werd eveneens bevestigd voor transistoren me t een metallurgische gate lengte van 80nm. Gebruikmakend van ladingspomp metingen en mobiliteitsmetingen bij cryogene temperaturen (77K) kon wor den vastgesteld dat de RCS en de kwaliteit van de hoge-k gate stack niet beïnvloed worden door de keuze van de subs traat oriëntatie [Si-(100) of Si-(110)]. Er werd ook vastgesteld da t electronen in Si-(100) en gaten in Si-(110) zeer gelijkaardige transport eigenschappen vertonen. Het effect van de seriew eerstand werd eveneens bestudeerd, en er werd aangetoond dat dit een sub stantiële degradatie van de performantie veroorzaakt. Dit parasitaire ef fect vermindert dat van de mobiliteitsverbetering voor de Si-(110) devic es waar de serieweerstand het grootst is. Vervolgens werd de mobiliteit en de ladingdragerssnelheid in deze transi storen met HfSiON/TiN/Poly-Si gate stacks bestudeerd bij hoge laterale v elden, omdat die zich voordoen bij normale werkingscondities. Transistor en met een metallurgische lengte van ongeveer 50nm, een EOT van ongeveer 1nm en met zowel Si-(100) als Si-(110) substraten werden in detail bestudeerd en ve rgeleken met klassiekere transistoren met een SiON dielectricum en met i dentieke metallurgische lengte. Er werd vastgesteld dat de mobiliteit vo or deze korte kanaal devices bij hoge drainspanning (VDS =1V) voornamelijk bepaald wordt door hoge veld verstrooiing door optische fon onen. Er werd een semi-empirisch model voorgesteld dat het effect van de verstrooiing door optische fononen op de hoge-veld mobiliteit beschrijf t voor hoge drainspanning en korte kanaallengte. De verstrooiing door op tische fononen vermindert sterk het effect van de RCS-verstrooiing. Normal 0 false false false MicrosoftInternetExplorer4 <!-- /* Style Definitions */ p.MsoNormal, li.MsoNormal, div.MsoNormal {mso-style-parent:""; margin:0in; margin-bottom:.0001pt; mso-pagination:widow-orphan; font-size:12.0pt; font-family:"Times New Roman"; mso-fareast-font-family:"Times New Roman";} @page Section1 {size:8.5in 11.0in; margin:1.0in 1.25in 1.0in 1.25in; mso-header-margin:.5in; mso-footer-margin:.5in; mso-paper-source:0;} div.Section1 {page:Section1;} --&gt; /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabla normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-noshow:yes; mso-style-parent:""; mso-padding-alt:0in 5.4pt 0in 5.4pt; mso-para-margin:0in; mso-para-margin-bottom:.0001pt; mso-pagination:widow-orphan; font-size:10.0pt; font-family:"Times New Roman"; mso-ansi-language:#0400; mso-fareast-language:#0400; mso-bidi-language:#0400;} Vermits de verstrooiing door optische fononen de saturatie van de landingdragerssnelheid veroorzaakt (tot ongeveer 107cm/s), lijkt het logisch om deze snelheid te gebruiken als maat voor de ladingtransporteigenschappen onder reële werkinsgcondities. Er werd vast gesteld dat deze snelheid weining beinvloed wordt door het gebruik van HfSiON dielectrica of door gate stack defecten voor transistoren met EOT = 1nm. Er werd ook gevonden dat de saturatiesnelheid erg gelijkaardig is voor p- e n n-MOS in Si-(110) bij kamertemperatuur. Men stelde daarom voor dat door de technologie van het substraatkanaal te veranderen wij de efficiënte mass a kunnen veranderen op de saturatiesnelheid verder te verbeteren. De aan-stroom correleert sterk met de saturatiesnelheid en de inversie capaciteit bij hoge drain spanning (b.v . VDS = 1V). Er werd vastgesteld dat deze aan-stroom beter is voor de transistor met een hoge-k dielectricum dan voor die met een SiON dielectricum (bij 50nm metallurgische lengte). Vermits we een gelijkaard ige saturatiesnelheid vinden voor beide transistoren kan de verbetering van de aan-stroom worden verklaard door de hogere inversie capaciteit voor de transistor met hoge-k dielectricum. Bijgevolg kunnen we besluiten dat de aan-stroom verbetert dankzij de reductie van EOT door d e metal gate/hoge-k dielectricum gate stack.
Table of Contents: Contents
List of Publications viii
List of Acronyms xiii
List of Symbols xv
1 The MOSFET in modern technology: scaling and limitations 1
1.1 Introduction of the microelectronic “bang” . . . . . . . . . . . . . . 1
1.2 A brief history of the MOSFET . . . . . . . . . . . . . . . . . . . . 2
1.3 Concept of scaling . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.4 Limitation of scaling for oxide thickness . . . . . . . . . . . . . . . 5
1.5 The operating principe of MOSFET with high-_ dielectrics . . . . 7
1.6 The implementation issues of high-k/metal gate MOSFETs . . 9
1.7 Objectives of the thesis . . . . . . . . . . . . . . . . . . . . . . . . 13
1.8 Outline of the thesis . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2 High-k/metal gate MOSFET processing and integration 19
2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.2 Material and electrical requirements for the high-_ dielectric . . . 20
2.3 Hf-based dielectrics: opportunities and challenges . . . . . . . . 21
2.4 Gate stack engineering and high-k/metal gate processing . . . 22
2.4.1 Well, channel doping and active area definition . . . . . . . 23
2.4.2 Surface preparation and interfacial layer (IL) . . . . . . . . 24
2.4.3 High-kdeposition and annealing . . . . . . . . . . . . . . . 24
2.4.4 Metal gate deposition (MIPS only) . . . . . . . . . . . . . . 27
2.4.5 Gate patterning for ultra short devices . . . . . . . . . . . . 27
2.4.6 Ultra shallow junction (USJ) formation . . . . . . . . . . . 28
2.4.7 Spacer, junction and contact formation . . . . . . . . . . . 29
2.4.8 FuSi module . . . . . . . . . . . . . . . . . . . . . . . . . . 29
2.5 Post-integration defects and crystallization issues . . . . . . . . . 30
2.5.1 Film crystallization: limit and optimization . . . . . . . . . 30
2.5.2 Intrinsic defects in the Hf-based film . . . . . . . . . . . . . 30
2.6 Summary and conclusions . . . . . . . . . . . . . . . . . . . . . . . 31
3 Advanced electrical characterization for high-k/metal gate devices 33
3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.2 Defect band model . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
3.2.1 Time and applied bias control the VTH-instability . . . . . 34
3.2.2 Nature and evidence of the defect band . . . . . . . . . . . 35
3.3 Defect characterization . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.3.1 Pulsed I-V Measurements . . . . . . . . . . . . . . . . . . . 37
3.3.2 Charge pumping . . . . . . . . . . . . . . . . . . . . . . . . 38
3.4 Mobility characterization . . . . . . . . . . . . . . . . . . . . . . . 44
3.4.1 I-V Measurements . . . . . . . . . . . . . . . . . . . . . . . 44
3.4.2 Split-CV measurements . . . . . . . . . . . . . . . . . . . . 45
3.4.3 Split-CV in the RF range (RFCV) . . . . . . . . . . . . . . 48
3.4.4 Effective mobility and electrical field: Extraction method . 51
3.5 Understanding of the mobility . . . . . . . . . . . . . . . . . . . . . 55
3.5.1 Concept of mobility . . . . . . . . . . . . . . . . . . . . . . 55
3.5.2 Scattering mechanism for high-k/MG MOSFET . . . . . . 58
3.5.3 Screening effect . . . . . . . . . . . . . . . . . . . . . . . . . 63
3.5.4 Simple approach for modeling the high-k device mobility . 64
3.6 Summary and conclusion . . . . . . . . . . . . . . . . . . . . . . . 66
4 EOT scaling - a link with mobility degradation? Process optimization
and performance limitation 68
4.1 Introduction - Challenges towards EOT scaling . . . . . . . . . . . 69
4.2 Impact of process conditions on the gate stack quality monitored by
mobility performance for IL/HfO2/TaN/TiN gate architecture . . . 70
4.2.1 Effect of the termal budget and degas on the IL re-growth . 70
4.2.2 Experimental aspect . . . . . . . . . . . . . . . . . . . . . . 74
4.2.3 Mobility performance and gate stack quality . . . . . . . . 76
4.2.4 A critical discussion on the source of the mobility degradation
correlated with IOT re-growth . . . . . . . . . . . . . . . . 84
4.2.5 Summary: high thermal budget degrades the interface HfO2/IL 87
4.3 Mobility in sub-1nm EOT devices with HfSiON and FuSi gates
processed in a conventional high thermal budget . . . . . . . . . . 88
4.3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 88
4.3.2 IL/HfSiON/FuSi device fabrication . . . . . . . . . . . . . . 89
4.3.3 Reliable mobility extraction method for sub-1nm EOT device
using RFCV . . . . . . . . . . . . . . . . . . . . . . . . . . 89
4.3.4 Direct comparison of mobility performance between SiON
and HfSiON with 1.1nm-EOT . . . . . . . . . . . . . . . . . 91
4.3.5 Mobility performance for sub-1nm EOT with HfSiON/FuSi
gate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
4.4 A critical comparison between FuSi and TaN - a universal trend in
EOT scaling? . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
5 Mobility and dielectric quality of 1nm EOT HfSiON on Si-(110) and (100)...99
5.1 Introduction - Challenge towards Si-(110) devices . . . . . . . . . . 100
5.2 Device fabrication and electrical characterization . . . . . . . . . . 100
5.2.1 Device fabrication . . . . . . . . . . . . . . . . . . . . . . . 100
5.2.2 Advanced electrical characterization techniques for 1nm EOT
and below . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
5.3 Quality of high-_ materials grown on Si-(110) . . . . . . . . . . . . 104
5.3.1 EOT and overlap capacitance . . . . . . . . . . . . . . . . . 106
5.3.2 Junction quality and LMET extraction . . . . . . . . . . . . 106
5.3.3 Series resistance on Si-(110) . . . . . . . . . . . . . . . . . . 108
5.4 Mobility anisotropy and EOT scaling . . . . . . . . . . . . . . . . . 109
5.5 Scattering mechanism for hole and electron on Si-(110) and (100) . 112
5.6 Gate stack quality and RCS for Si-(110) MOSFET . . . . . . . . . 114
5.6.1 Charge defect density inspection for (110) MOSFET . . . . 114
5.6.2 Mobility at cryogenic condition for MOSFET on Si-(110) and
(100): RCS study . . . . . . . . . . . . . . . . . . . . . . . . 116
5.7 On-state current improvement regarding the mobility . . . . . . . . 120
5.8 Summary and conclusion on the study of the (110)-MOSFETs . . . 122
6 High field mobility and velocity for 1nm-EOT HfSiON/TiN MOSFET 124
6.1 Introduction - challenge towards the high field regime . . . . . . . 124
6.2 Device fabrication . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
6.3 Extrinsic and intrinsic parameters extraction using the RFCV . . . 126
6.3.1 Series resistance and metallurgical length for several temperatures . . 126
6.3.2 Short channel effect and field distribution . . . . . . . . . . 128
6.3.3 “2-dimensional” effect in the field distribution . . . . . . . . 129
6.3.4 DIBL and short channel effect (SCE) . . . . . . . . . . . . . 129
6.3.5 Intrinsic parameter extraction . . . . . . . . . . . . . . . . . 131
6.4 EOT Scaling, substrate orientation and saturation velocity . . . . 133
6.4.1 Effect of the EOT scaling on the velocity . . . . . . . . . . 133
6.4.2 High-field scattering . . . . . . . . . . . . . . . . . . . . . . 133
6.4.3 Effect of the substrate orientation on the saturation velocity 138
6.4.4 Velocity saturation at cryogenic temperature . . . . . . . . 141
6.4.5 Observation of Ballistic transport for short devices? . . . . 144
6.5 Saturation velocity and the on-state current . . . . . . . . . . . . . 145
6.6 Gate stack benchmarking based on intrinsic and extrinsic parameters
- the missing link to compare different gate stacks . . . . . . . . . . 147
7 Summary, Conclusions and Future work 149
7.1 Summary and conclusions . . . . . . . . . . . . . . . . . . . . . . . 149
7.2 Future Work . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
A Discussion on the effect of the nitridation on the HfSiON/IL dielectric 155
A.1 Effect of the post-nitridation anneal - a possible interpretation . . 155
A.2 Effect of the starting interface or IL . . . . . . . . . . . . . . . . . 156
B Parasitic components for short channel devices 158
B.1 Inner parasitic capacitance . . . . . . . . . . . . . . . . . . . . . . 158
B.2 Series resistance . . . . . . . . . . . . . . . . . . . . . . . . . . .. . 159
B.3 The overlap length . . . . . . . . . . . . . . . . . . . . . . . . . 160
C Surface roughness scattering for different surface orientations 162
D Lateral field: TCAD simulation vs. experimental data 164
E Inversion capacitance measurement for various drain biases 166
F Dependency of the velocity with lateral field through metallurgical
length and drain bias 168
G Saturation velocity improvement by changing the substrate nature for
n-MOS on Si-(100) 170
Bibliography 173
Curriculum vitae 193
ISBN: 978-94-6018-141-2
Publication status: published
KU Leuven publication type: TH
Appears in Collections:ESAT - MICAS, Microelectronics and Sensors
Associated Section of ESAT - INSYS, Integrated Systems

Files in This Item:
File Status SizeFormat
PhD_Manuscript_Lionel_Trojman.pdf Published 3721KbAdobe PDFView/Open Request a copy

These files are only available to some KU Leuven Association staff members

 




All items in Lirias are protected by copyright, with all rights reserved.