ITEM METADATA RECORD
Title: Low Energy VLIW Architecture Extensions and Compiler Plug-Ins for Embedded Systems (Lage energie VLIW architecturen en compiler extensies voor ingebedde systemen)
Other Titles: Low Energy VLIW Architecture Extensions and Compiler Plug-Ins for Embedded Systems
Authors: Raghavan, Praveen; S0157608
Issue Date: 25-Jun-2009
Abstract: Moderne mobiele draagbare systemen bieden een brede waaier aan functies. Deze toestellen ondersteunen verschillende toepassing en zijn in staat om met andere toestellen te communiceren via zowel bedrade als draadloze standaarden. Om een zo goed mogelijke autonomie te bekomen, moeten ze bovendien extreem energie-efficiënt zijn. Alle onderdelen van dergelijke toestellen moeten geoptimaliseerd worden om deze efficiëntie te bereiken. Deze thesis focust op de processorarchitectuur voor mobiele draagbare toestellen en op het verbeteren van de energie-efficiëntie van de processor. Om een consistente optimalisatie mogelijk te maken, wordt in het eerste deel van de thesis aandachtbesteed aan het bouwen van een compleet en consistent raamwerk voor architectuurexploratie. Dit raamwerk laat een ontwerper toe om een goed overzicht te krijgen van het processorontwerp en om op die manier de globale resultaten van optimalisaties te bekijken, in plaats van een nauwe schatting voor eengeïsoleerde component. Een tweede belangrijke bijdrage van deze thesis is een uitbreiding voor de instructie geheugen organisatie van de processor. Deze uitbreiding maakt de parallelle uitvoering van meerdere draden op dezelfde processor mogelijk. Omdat deze parallelle uitvoering wordt ondersteund op het niveau van de lusbuffers, wordt de energie-efficiëntie verhoogd, terwijl ook de rekenkracht van de processor er op vooruit gaat. De derde hoofdbijdrage van deze thesis is een nieuwe voorgrond geheugen architectuur. Tijdens de ontwikkeling van deze voorgrond geheugen architectuur werd er rekening gehouden met zowel de karakteristieken van de doel toepassingen als met de lage niveauontwerp- en technologie-schalings-problemen. De voorgestelde "extreem brede registers" of Very Wide Registers (VWR) wordt vergeleken met traditionele register file architecturen en is aantoonbaar meer energie-efficiënt. De laatste belangrijke bijdrage van deze thesis is een compilatietechniek voor het efficiënt afbeelden van C code op de VWR architectuur. De techniek bestaat ten eerste uit een generiek formeel model voor het voorstellen van de levensduur van de variabelen en hun evolutie. Ten tweede werd een methode ontwikkeld voor het efficiënt afbeelden van deze rijen van data op de VWRs, hierbij rekening houdend met hun spatiële lokaliteit.
Publication status: published
KU Leuven publication type: TH
Appears in Collections:Electrical Engineering - miscellaneous
Faculty of Engineering Science - miscellaneous
Associated Section of ESAT - INSYS, Integrated Systems

Files in This Item:

There are no files associated with this item.

Request a copy

 




All items in Lirias are protected by copyright, with all rights reserved.